# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-335162

(43) Date of publication of application: 02.12.1994

(51)Int.CI.

H02H 9/04

H01L 27/04

H03K 17/08

(21)Application number: 05-059795

(71)Applicant : NEC CORP

(22)Date of filing:

19.03.1993


(72)Inventor: NAKAUCHI OSAMU

### (54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To dispense with a special manufacturing process to form circuit devices for a static protection and, further, avoid the damages and deteriorations of the circuit devices.

CONSTITUTION: In addition to existing first and second diodes D10 and D20, third diodes D31–D3n whose number is large enough to have the summation of their forward voltages exceed a power supply voltage are connected in series between first and second power supply terminals Tp1 and Tp2 so as to have their summation voltage be a forward voltage to the power supply voltage. With this constitution, an electrostatic energy can be discharged by a forward current through the first—third diodes and the breakdowns or Zener breakdowns of diodes are not used, so that of crystals can not be damaged and the damages and deteriorations of the diodes can be avoided.



## **LEGAL STATUS**

[Date of request for examination]

08.09.1993

[Date of sending the examiner's decision of

10.09.1996

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

FΙ

# (11)特許出願公開番号

# 特開平6-335162

(43)公開日 平成6年(1994)12月2日

(51) Int.Cl. <sup>5</sup>
---------------------------

融別記号

庁内整理番号

技術表示箇所

H02H 9/04

B 9059-5G

H01L 27/04

H 8832-4M

H03K 17/08

A 9184-5J

審査請求 有 請求項の数2 〇L (全 5 頁)

(21)出願番号

特願平5-59795

(22)出願日

平成5年(1993)3月19日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 中内 修

東京都港区芝五丁目7番1号日本電気株式

会社内

(74)代理人 弁理士 京本 直樹 (外2名)


# (54) 【発明の名称】 半導体集積回路

## (57) 【要約】

[目的] 静電保護用の回路素子形成時に特殊な製造工程を必要とせず、かつこれら回路素子の破損や劣化を防止する。

【構成】既存の第1、第2のダイオードD10、D20のほかに、第1及び第2の電源端子Tp1、Tp2間に、順方向電圧の合計が電源電圧より高い電圧となる数の第3のダイオードD31~D3nを電源電圧に対して順方向となるように直列接続する。

【効果】静電エネルギーを、第1~第3のダイオードの順方向電流によって放出でき、ダイオードのブレークダウンやツェナー降服等を用いないので、結晶のダメージをなくし、ダイオードの破損や劣化を防止できる。



2

#### 【特許請求の範囲】

【請求項1】 入力信号に応答して所定の動作,処理を行う内部回路と、この内部回路に外部から電源を供給する第1及び第2の電源端子と、前記内部回路と外部回路との間の信号授受の中継を行う信号端子と、この信号端子と前記第1の電源端子との間に前記第1及び第2の電源端子間の電源電圧に対して逆バイアスとなるように接続された第2のダイオードと、前記信号端子と前記第2の電源端子との間に前記電源電圧に対して逆バイアコとなるように接続された第2のダイオードと、前記電源電圧に対して順バイアスとなるようにかつ順方向電圧の合計が前記電源電圧より高くなる数だけ直列接続された複数の第3のダイオードとを有することを特徴とする半導体集積回路。

【請求項2】 入力信号に応答して所定の動作、処理を 行う内部回路と、この内部回路に外部から電源を供給す る第1及び第2の電源端子と、前記内部回路と外部回路 との間の信号授受の中継を行う信号端子と、この信号端 子と前記第1の電源端子との間に前記第1及び第2の電 源端子間の電源電圧に対して逆バイアスとなるように接 続された第1のダイオードと、前記信号端子と前記第2 の電源端子との間に前記電源電圧に対して逆バイアスと なるように接続された第2のダイオードと、一端を前記 第1の電源端子と接続し前記電源電圧に対して順バイア スとなるようにかつ順方向電圧の合計が前記電源電圧よ り高くなる数だけ直列接続された複数の第3のダイオー ドを含むダイオード回路と、このダイオード回路の他端 と前記第2の電源端子との間に接続された抵抗と、ベー スを前記ダイオード回路及び抵抗の接続点と接続しコレ クタを前記第1の電源端子と接続しエミッタを前記第2 の電源端子と接続しベース・エミッタ接合部の順方向と 前記第3のダイオードの順方向が一致するような接台型 のトランジスタとを有することを特徴とする半導体集積 回路。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路に関し、 特に静電保護手段を備えた半導体集積回路に関する。 【0002】

【従来の技術】現在では、あるゆる生活環境において静電気の発生源が存在するため、静電保護策を施した電子機器に多くなってきている。このような電子機器に組込まれ、静電保護手段を備えた従来の半導体集積回路の第1の例を図3に示す。

【0003】この半導体集積回路は、トランジスタQ11.Q12、抵抗R11~R13等を含み入力信号に応答して所定の動作、所定の処理を行う内部回路1と、この内部回路1に外部から電源を供給する第1及び第2の電源端子Tp1、Tp2と、内部回路1のトランジスタQ12への外部回路からの入力信号の中継を行う信号端 50

子Ts1と、極めて一般的な静電保護手段の、信号端子Ts1と電源端子Tp1、Tp2との間にそれぞれ、電源端子Tp1、Tp2間の電源電圧に対し逆パイアスとなるように接続されたダイオードD10、D20とを有する構成となっている。

【0004】この半導体集積回路に対して静電気が印加される状態は、図4に示すように、(1)信号端子Ts1にプラス、電源端子Tp1にマイナス、(2)信号端子Ts1にプラス、電源端子Tp2にマイナス、(3)信号端子Ts1にマイナス、電源端子Tp1にプラス、

(4) 信号端子Ts1にマイナス、電源端子Tp2にプラス、(5) 電源端子Tp1にプラス、電源端子Tp2にマイナス、(6) 電源端子Tp1にマイナス、電源端子Tp2にプラス、の6通りがある。

【0005】上記(1), (4), (6)の場合は、ダイオードD10、D20に順方向電流が流れて静電エネルギーが放出され、内部回路1を保護し、上記(2). (3), (5)の場合は、ダイオードD10, D20がブレークダウン(なだれ降服)を起こして静電エネルギ20 一が放出され、内部回路1を保護する。

【0006】これらダイオードD10、D20のプレークダウン電圧は、当然、内部回路1の構成部品それぞれの耐電圧より低く設定される。しかしながら、ダイオードD10、D20のプレークダウン電圧は通常、電源電圧より十分高い電圧に設定されるため、これらダイオードD10、D20により消費される電力が大きくなり、サイズの小さいダイオードでは破損する危険性があった。

【0007】図5に示された従来の半導体集積回路の第 30 2の例では、ダイオードD10, D20の上記問題点が 解消される(例えば、特公平3-13754参照)。

【0008】この半導体集積回路においては、ダイオードD10、D20のほかに、電源端子Tp1、Tp2問にツェナーダイオードZD10が接続されている。このツェナーダイオードZD10は、ダイオードD10、D20のブレークダウン電圧より十分低く、電源電圧よりわずかに髙いツェナー電圧を持つ。

【0009】この例では、上記(2),(3).(5)の場合、ダイオードD10,D20がブレークダウンを 起す前にツェナーダイオードZD10((2).(3)の場合はD10,D20の順方向経由)による静電エネルギーの放出が行なわれるので、ダイオードD10.D20の破損を防止すると共に内部回路1を保護する。また、ツェナー電圧も電源電圧よりわずかに高いだけであるので、ツェナーダイオードZD10で消費される電力も小さく、そのサイズも小さくて済む。

【0010】また、特開昭58-79745号公報を参照すると、図6に示すような半導体集積回路が記載されている。

50 【0011】この半導体集積回路においては、ダイオー

している。

ドD10. D20のほかに、コレクタを電源端子Tp1と接続しエミッタを電源端子Tp2と接続したトランジスタQ2が設けられている。この例では、上記(2). (3), (5)の場合、電源端子Tp1, Tp2間の電圧が、ダイオードD10, D20のブレークダウン発生前のトランジスタQ2のコレクタ・エミッタ間ブレークダウン電圧VCBO (ベースオーブン時)に達すると、トランジスタQ2がサスティン状態となり((2)、

(3) の場合はD10, D20の順方向経由)、電源端子Tp1. Tp2間を低インピーダンス状態とし、ダイオードD10, D20の破損を防止すると共に内部回路1を保護する。

#### [0012]

【発明が解決しようとする課題】上述した従来の半導体 集積回路において、第1の例では、信号端子Ts1と電 源端子Tp1、Tp2との間にダイオードD10、D2 0 が接続された構成となっており、これらダイオードD 10. D20の順方向電圧の静電気に対してはこれらダ イオードD10,D20は破損することはないが、逆方 向電圧の静電気に対してはこれらダイオードD10.D 20のブレークダウンを利用しかつその消費電力が大き くなるため、破損しやすいという欠点があった。また、 第2の例では、ダイオードD10、D20ほかに電源端 子Tp1、Tp2間にツェナーダイオードZD10が設 けられており、ダイオードD10、D20の破損は防止 できるものの、ツェナーダイオードZD10を形成する ための特殊な工程(急な濃度勾配、高濃度不純物領域の 形成等)が必要になるという欠点があり、また、ツェナ 一降服によるキャリアの1次、2次の衝突電離による結 晶のダメージが大きく、ツェナーダイオード2D10が 劣化しやすいという欠点があった。また、第3の例で は、ダイオードD10、D20のほかに電源端子Tp 1, Tp2間にトランジスタQ2が設けられており、同 様にダイオードD10、D20の破損は防止できるもの の、トランジスタQ2のコレクタ・ベース間のブレーク ダウンを利用しているため、1次、2次の衝突電離によ る結晶のダメージが大きく、トランジスタQ2が劣化し やすいという欠点があった。

【0013】本発明の目的は、静電保護用の回路素子形成時に特殊な製造工程を必要とせず、かつこれら回路素子の破損や劣化を防止できる半導体集積回路を提供することにある。

#### [0014]

【課題を解決するための手段】第1の発明の半導体集積 回路は、入力信号に応答して所定の動作、処理を行う内 部回路と、この内部回路に外部から電源を供給する第1 及び第2の電源端子と、前記内部回路と外部回路との間 の信号授受の中継を行う信号端子と、この信号端子と前 記第1の電源端子との間に前記第1及び第2の電源端子 間の電源電圧に対して逆バイアスとなるように接続され た第1のダイオードと、前記信号端子と前記第2の電源端子との間に前記電源電圧に対して逆バイアスとなるように接続された第2のダイオードと、前記第1及び第2の電源端子間に前記電源電圧に対して順バイアスとなるようにかつ順方向電圧の合計が前記電源電圧より高くなる数だけ直列接続された複数の第3のダイオードとを有

4

【0015】第2の発明の半導体集積回路は、入力信号 に応答して所定の動作、処理を行う内部回路と、この内 部回路に外部から電源を供給する第1及び第2の電源端 子と、前記内部回路と外部回路との間の信号授受の中継 を行う信号端子と、この信号端子と前記第1の電源端子 との間に前記第1及び第2の電源端子間の電源電圧に対 して逆バイアスとなるように接続された第1のダイオー ドと、前記信号端子と前記第2の電源端子との間に前記 電源電圧に対して逆バイアスとなるように接続された第 2 のダイオードと、一端を前記第1の電源端子と接続し 前記電源電圧に対して順バイアスとなるようにかつ順方 向電圧の台計が前記電源電圧より高くなる数だけ直列接 続された複数の第3のダイオードを含むダイオード回路 と、このダイオード回路の他端と前記第2の電源端子と の間に接続された抵抗と、ベースを前記ダイオード回路 及び抵抗の接続点と接続しコレクタを前記第1の電源端 子と接続しエミッタを前記第2の電源端子と接続しベー ス・エミッタ接合部の順方向と前記第3のダイオードの 順方向が一致するような接合型のトランジスタとを有し ている。

#### [0016]

【実施例】次に本発明の実施例について図面を参照して 説明する。

【0017】図1は本発明の第1の実施例を示す回路図である。

【0018】この実施例は、トランジスタQ11、Q1 2、抵抗R11~R13を含み入力信号に応答して所定 の動作、処理を行う内部回路1と、この内部回路1に外 部から電源を供給する第1及び第2の電源端子Tp1. Tp2と、内部回路1と外部回路との間の信号授受の中 継を行う信号端子Ts1と、この信号端子Ts1と第1 の電源端子Tp1との間に第1及び第2の電源端子Tp 1、 Tp2間の電源電圧VDDに対して逆バイアスとな るように接続された第1のダイオードD10と、信号端 子Ts1と第2の電源端子Tp2との間に電源電圧VD Dに対して逆バイアスとなるように接続された第2のダ イオードD20と、第1及び第2の電源端子Tp1、T p2間に電源電圧VDDに対して順バイアスとなるよう にかつ順方向電圧の合計が電源電圧VDDより高くなる 数だけ直列接続された複数の第3のダイオードD31~ D3nとを有する構成となっている。すなわち、この実 施例が図5、図6に示された従来の半導体集積回路と相 50 違する点は、ツェナーダイオード Z D 1 0、 トランジス タQ2の代りに、電源電圧VDDに対して順方向に直列接続されたダイオー $FD31\sim D3n$ を設けた点にある。

【0019】この実施例において、図4の(1)、

(4), (6)の場合、静電エネルギーはダイオードD10,D20の順方向電流によって放出される。また、図4の(2), (3), (5)場合は、ダイオードD31~D3n及びダイオードD10,D20((2)、

(3)の場合)の順方向電流によって静電エネルギーが放出される。すなわち、(1)~(6)何れの場合でも、静電エネルギーはダイオードD10,D20,D31~D3nの順方向電流によってのみ放出され、従来例のようにダイオードやトランジスタの逆方向電圧によるブレークダウン、ツェナー降服を利用していないので、静電保護用のこれらダイオードD10,D20,D31~D3nの破損や劣化を防止できる。また、ツェナーダイオードを使用していないので、特殊な製造工程を設けなけて済む。

【0020】なお、電源電圧VDDを5.0V、ダイオ ス電流によって制御されるトランジスタのコレクタ・ードD31~D3nの順方向電圧を0.6Vとし、これ 20 ミッタ間電流によって放出でき、従ってキャリアの1らダイオードの数nを9個とした場合、電源端子Tp 次、2次の衝突電離による結晶のダメージがなくなり1、Tp2間の電圧を5.4Vに抑えることができる。 イオードやトランジスタの破損、劣化を防止することでき、また、ツェナーダイオードを含まないので、ツである。

【0022】この実施例は、第1の実施例におけるダイオードD31~D3nの回路を、電源端子Tp1と接続し電源電圧VDDに対して順バイアスとなるようにかつ順方向電圧の合計が電源電圧VDDより高くなる数だけ直列接続された複数の第3のダイオードD31~3nを含むダイオード回路と、このダイオード回路の他端と電源端子Tp2との間に接続された抵抗R1と、ベースを上記ダイオード回路及び抵抗R1の接続点と接続しコレクタを電源端子Tp1と接続しエミッタを電源端子Tp2と接続しベース・エミッタ接合部の順方向とダイオードD31~D3nの順方向が一致するような接合型(この実施例ではnpn型)のトランジスタQ1とから成る回路に置き換えたものである。

【0023】この実施例においては、電源端子Tp1、Tp2間の電圧がダイオードD31~D3n及びトランジスタQ1のベース・エミッタ間の順方向電圧の台計電 40 圧を越えるとトランジスタQ1に電流が流れ、静電エネルギーを急速に放出する。また、第1の実施例に比べダイオードD31~D3nの寸法を小さくすることができ

る。また、トランジスタQ1のコレクタ・エミッタ間電流は、ベース・エミッタ間電流によって制御されるので、図6に示された従来例のようなキャリアの1次、2次の衝突電離による結晶のダメージがなく、トランジスタQ1の破損や劣化を防止できる。

6

【0024】なお、これら実施例において、内部回路1 をバイポーラトランジスタによる構成としたが、その他 のトランジスタ、例えば電界効果トランジスタによる構 成であってもよい。

#### 10 [0025]

【発明の効果】以上説明したように本発明は、既存の第1、第2のダイオードのほかに、第1及び第2の電源端子間に、順方向電圧の合計が電源電圧より高い電圧との第3のダイオードを電源電圧に対して順方向となるように直列接続した構成、これら第3のダイオードが制めて、変化を含むでで、第1~第3のダイオードの順方向電流によっておりでで、第1~第3のダイオードの順方向電流によって制御されるトランジスタを含む構成としたので、第1~第3のダイオードの順方のコレクタ・エミッタ間電流によって放出でき、従ってキャリアの1次、2次の衝突電離によって放出でき、従ってキャリアの1次、2次の衝突電離による結晶のダメージがなくなことができ、また、ツェナーダイオードを含まないので、ツェナーダイオード形成のための特殊な製造工程が不要になるという効果がある。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例を示す回路図である。

【図2】本発明の第2の実施例を示す回路図である。

【図3】従来の半導体集積回路の第1の例の回路図である。

【図4】図3に示された半導体集積回路の静電保護動作 説明するための静電気の印加状態を示す回路図である。

【図5】従来の半導体集積回路の第2の例の回路図である。

【図6】従来の半導体集積回路の第3の例の回路図である。

### 【符号の説明】

1 内部回路

D10, D20, D31~D3n ダイオード

40 Q1, Q2 トランジスタ

R 1 抵抗

ZD10 ツェナーダイオード

